xilinx

1зной

1ответ

Почему я не могу ввести значение для inout-типа?

создать этот код из этого Curcuit Image Here И это изображение Ошибка Image Here Этот Curcuit является четырехместный автобус Transcievers с 3-выходами Verilog код module Q52QuadrupleBus3Stlate(GAB,GB

verilog system-verilog xilinx xilinx-ise 2016-09-06

---

0зной

1ответ

Как каскад blockrams в Verilog код с использованием атрибутов xilinx?

Я пытаюсь реализовать более крупный барабан с использованием блоков блоков в моем коде VERILOG, который превысил лимит глубины этого конкретного блока в устройстве (мне нужен барабан с глубиной 4500,

verilog xilinx synthesis vivado 2016-09-21

---

2зной

1ответ

Имитация дизайна VHDL с использованием пользовательских библиотек

Я пытаюсь создать простой проект VHDL, чтобы очистить память. Я использую файл half_adder.vhd, чтобы создать другой файл full_adder.vhd, который я хочу имитировать. Эти файлы не находятся в одном прое

vhdl simulation xilinx 2016-09-22

---

0зной

3ответ

VHDL - как работает «перезагрузка» и как использовать?

Я новичок в VHDL и пытаюсь понять, как работает «перезагрузка» - особенно в Xilinx Spartan6. Я просмотрел этот сайт и другие, технический документ или два, но мои вопросы, похоже, не рассматриваются (

vhdl reset fpga xilinx 2016-09-28

---

1зной

1ответ

Как инициировать Xilinx ISE Block Memory из необработанного дампа памяти?

Я сбросил ОЗУ с рабочего устройства, которое я хочу частично подражать на FPGA. В Xilinx ISE я использовал Core Generator для создания модуля RAM. Теперь есть возможность инициализировать ОЗУ с помощь

vhdl ram xilinx xilinx-ise 2016-10-03

---

0зной

2ответ

Включить аппаратное SPI на Xillinux

У меня есть плата MicroZed с Xillinux 1.3, работающая на ней. Я хотел связать с ним внешний АЦП SPI и написать приложение в Linux для чтения значений из АЦП. Аппаратный интерфейс SPI устройства Zynq н

embedded-linux fpga xilinx vivado zynq 2016-08-31

---

2зной

1ответ

Отображение памяти kmalloc для пользовательского пространства

Я хочу создать драйвер модуля ядра для своего приложения. Он взаимодействует с AXIS FIFO в программируемой логике, и мне нужно отправить физические адреса выделенной памяти на это устройство, которое

c linux-kernel linux-device-driver embedded-linux xilinx 2016-09-05

---