Генерировать конкретные часы замедлять моделирование

Question

Мне нужно создать несколько часов в моей вершине (testbench).

Моделирования побежало нормально, пока я не добавил следующий код:

initial begin 
     tb_pcie_clk_q0p = 1'b0; 
     forever begin 
    #5ns; //100MHz (half cycle) 
    tb_pcie_clk_q0p = ~tb_pcie_clk_q0p;   
     end  
    end 
    assign tb_pcie_clk_q0n = ~tb_pcie_clk_q0p; 

Кроме того, я уже имел другие часы, как:

initial begin 
     tb_fpga_clk = 1'b0; 
     forever begin 
     #4ns; //125 MHz 
     tb_fpga_clk = ~tb_fpga_clk; 
     end 
    end 

assign tb_clk = dut.clk_rst_ctrl_i.clk_250; 

Answer 1

Я не уверен, насколько ваше моделирование замедляет точно от вашего комментария, но я бы предположил, что новые часы будут использовать больше кодов в вашем дизайне и скамье, что повлияет на производительность симуляции. Я думаю, что большинство симуляторов поддерживает создание профиля моделирования, чтобы вы могли анализировать, какие части кода замедляются.