Время доступа к памяти в 2-м уровне Paging

Question

Рассмотрим систему с двухуровневой схемой поискового вызова, в которой обычная память занимает 150 нс, а обслуживание ошибки страницы занимает 8 мс. Средняя инструкция занимает 100 нс от процессорного времени, а две памяти - . Коэффициент попадания TLB составляет 90%, а уровень сбоев страницы - один в каждом 10 000 инструкциях. Каково эффективное время выполнения средней инструкции?

Это было предложено в 2004 г. GATE Для того, чтобы решить вопрос, я бы следовать ниже концепции:
T (ср доступа к памяти) = 0,90 (150) + 0,1 (150 + 150 + 150) = 180 (150- level1, 150 и 150 level2-память)
Т = эффективная 100+ 2 * 180 + 1/10000 * 8 * 10^6 = 1260.

ли этот подход правильным? Также у меня есть следующие сомнения:

1. Там не будет страничная ошибка, когда есть TLB удар, потому что большинство часто используемые страницы должен быть в памяти. Правильно ли это?
   
2. Каков размер таблицы страниц для процесса? Скажем, для 32-битного виртуального адреса , для каждого процесса мы выделяем таблицу страниц с 2^32 записи? Как ограничены пределы памяти в пейджинге?

Пожалуйста, объясните тезисы концепций.

Answer 1

Я хотел бы предложить следующее

здесь 100ns для выполнения команд (без разницы мнений там)

Теперь данный TLB ударил соотношение 90%, так что всякий раз, когда есть промах TLB , мы должны сделать 2 обращения к памяти, так как ему предоставляется 2-уровневая схема подкачки.

и независимо от TLB удачи или промаха 2*(150+ 8*10^6 * 1/20000) должно быть сделано, что является временем доступа к памяти для содержимого и служебных данных для ошибки страницы.

Я думаю, что ваше выражение предполагает, что для обучения всякий раз, когда TLB удар происходит за первое содержание, то для второго

так вы предполагаете, hit-hit or miss-miss, в то время, так как данный TLB хит 90% (за доступ и не в соответствии с инструкцией), я чувствую, что должно быть все 4 возможные комбинации

hit-hit, miss-miss, hit-miss,miss-hit