Как проверить модуль verilog, созданный Chisel в VCS? Как работает vpi_uer.cc в долото?

Question

В буровому-учебник, после того, как я побежал

sbt "run Hello --backend v --compile --test --genHarness --vcd" 

Я получил Hello.v, Привет-harness.v, vpi_user.cc файлы

• Как я могу проверить файл Hello.v?
• Каково использование vpi_user.cc?

Answer 1

Чтобы проверить ваш дизайн в VCS вы можете использовать два Verilog файлы, сгенерированные:

• Hello.v: Ваш дизайн долото сгенерированные в Verilog
• Привет-harness.v: Ваш испытательный стенд код в Verilog (генерируется опцией --genHarness). Конечно, вы должны изменить его, чтобы улучшить свой тест.