0
В Cortex-A7 TRM мы можем получить доступ к внутренней памяти, связанной с кешем L1, с помощью инструкций CP15. Мы можем вернуть значение Tag RAM/Dirty RAM MOESI конкретной строки кэша. Как указано here.Cortex-A7 Кодирование состояния MOESI
Однако нигде не упоминается подробная информация о 4-битной кодировке MOESI (например, 000 относятся к состоянию и т. Д.). Нигде в Armv7-A TRM тоже. Кроме того, он сказал, что 4-битный, но не будет 3-бит достаточно для кодирования 5 состояний MOESI (UC, UD, SC, SD, I).
Я что-то пропустил?
Вы предполагаете, что состояния будут закодированы численно - я не знаю, но мое чувство кишки состоит в том, что это кажется маловероятным (из-за того, как это усложнит аппаратное обеспечение) , По чистой догадности было бы несколько правдоподобнее быть битовой маской MESI, с 'O == M | S'. – Notlikethat
Ах, нет, если он похож на [Cortex-A53] (http://infocenter.arm.com/help/topic/com.arm.doc.ddi0500g/BABDIJAD.html#CHDBCGDH), он выглядит довольно сложным, чем что. Есть почти наверняка другие нерешительные внутренние детали, закодированные в этих «х» битах. – Notlikethat