Строки сравнения системы-Verilog производительности

Question

мне было интересно, есть ли разница в производительности в системном Verilog при выполнении строки сравнения при использовании этих двух различных методов:

1. str.compare(other_str); 

2. str == other_str 

Если есть разница, почему существует разница, и откуда вы получили информацию?

Answer 1

Я думаю, что есть намного больше факторов, которые могут повлиять на производительность, чем то, что вы показали здесь. Поймите, что SystemVerilog происходит от слияния нескольких языков. Иногда происходит дублирование функций, которые по историческим причинам препятствовали устранению увольнений.

Вопросы, являются:

• является компилятор достаточно сложной, чтобы создать тот же реализацию для обоих?
• если нет, то некоторые условия предпочитают одну реализацию над другой? Например: характеристика типов переменных или класс хранения переменных.
• и эти условия влияют на способность компиляторов генерировать одинаковый код для обоих?