2015-10-31 7 views
0

Я сделал make (сделаю ракету и сделаю проект), я встретил ошибку в проекте make, потому что у меня еще нет целевой платы. Таким образом, файл проекта для viva do не полностью сгенерирован. Мне нужно добавлять файлы вручную.Где находится верхний модуль ракетного процессора?

Где находится верхний модуль ракетного процессора (стандартная конфигурация)?

ответ

0

Внутри fpga-zynq основная часть источника находится в файле src/verilog/Top.DefaultFPGAConfig.v, однако src/verilog/rocketchip_wrapper.v является файлом самого высокого уровня.

Файл долота верхнего уровня для создания Top.DefaultFPGAConfig.v находится в ракетном чипе/src/main/scala/RocketChip.scala.