моделирование чувствительного уровня положительного уровня

Question

Я читаю чей-то верилогический код. Он закодировал защелку следующим образом.

input f; 
reg fd; 

always @(f) 
    fd <= f; 

Поскольку это защелка, я задаюсь вопросом, чувствителен ли он к уровню + ve? то есть, когда f равно 1, fd будет = f, а когда f = 0, fd сохранит свое предыдущее значение. Или этот уровень защелки чувствителен как при f = 0, так и при f = 1. Если это так, то как его можно сделать + ve чувствительным?

Что произойдет, если я изменю неблокируемое заявление (< =) для блокировки (=)

Answer 1

Это не защелка. Защелки имеют как минимум два входных сигнала (либо Set, либо Reset для защелки SR, J + K для переключаемых защелок, данных и включения для D-защелки).

Схема, которую вы описываете, - это просто ретранслятор или буфер. В любое время f изменяется (всегда условие блока), fd берет новое значение f. Это применяется независимо от типа назначения (блокировка или неблокирование).

Если вы хотите чувствительную защелку уровня (например, D-защелка), вы должны использовать следующее:

always @(*) 
    if (en) fd = f; 

Эта схема будет иметь fd следовать f только если en высок. В противном случае значение fd останется без изменений.

(Боковое примечание - защелки обычно плохо для конструкций ПЛИС. Если вы используете FPGA, вам следует использовать регистр).