Я пытаюсь синтезировать конструкцию RTL System Verilog на устройство Stratix 10 с использованием quartus II v.17, но продолжаю получать следующую ошибку ,Ошибка Quartus II (18994): схема конфигурации «пассивный последовательный» недействительна для устройства
Info (12627): Pin ~ ALTERA_MSEL0 ~ резервируется на месте AY8
Info (12627): Pin ~ ALTERA_MSEL1 ~ резервируется на месте AY13
Info (12627): Pin ~ ALTERA_MSEL2 ~ резервируется на месте AR14
Ошибка (18994): схема конфигурации «пассивный последовательный» не действителен для устройства
Все мои порты верхнего уровня были назначены VIRTUAL_PIN ON, так как это всего лишь небольшая часть более крупного дизайна, и я просто хочу посмотреть, синтезируется ли она. Ошибка возникает для всех устройств Stratix 10. Расположение контактов MSEL # зависит от устройства.
Что вызывает ошибку и как ее исправить? Как сказать Quartus II не использовать «Passive Serial»?
спасибо.