quartus

0зной

1ответ

Ошибка Quartus II (18994): схема конфигурации «пассивный последовательный» недействительна для устройства

Я пытаюсь синтезировать конструкцию RTL System Verilog на устройство Stratix 10 с использованием quartus II v.17, но продолжаю получать следующую ошибку , Info (12627): Pin ~ ALTERA_MSEL0 ~ резервируе

quartus 2017-02-01

---

-1зной

1ответ

10028 10166 и 10029 Ошибка Quartus

Привет, я все еще новичок в письменном виде в системном verilog. Сегодня я столкнулся с этими ошибками. Я знаю, что это значит, но я не мог понять, где ошибка. Было бы неплохо, если бы кто-то здесь мо

verilog system-verilog altera quartus 2017-02-05

---

0зной

1ответ

Создание двух тактовых импульсов в VHDL

Хотя я закончил университетский курс по цифровой логике, я новичок в дизайне VHDL, и я надеюсь, что кто-то может помочь мне создать 2 тактовых сигнала, которые зависят от состояния друг друга. Я испол

vhdl clock quartus hardware-programming 2017-02-14

---

0зной

2ответ

разработка зависает при назначении переменной x: = x + y

Я пытаюсь создать множитель стенда для академического проекта, и у меня есть самая странная ошибка. Не уверен, что это относится к Quartus II или к VHDL. Everytime я пытаюсь проанализировать и разрабо

vhdl quartus 2017-02-20

---

0зной

1ответ

Сделать арифметическую логическую единицу в vhdl

Мне нужно сделать арифметическую логическую единицу в VHDL для pic16f684. Таким образом, инструкции для ALU можно найти в техническом описании pic16f684. Инструкции мне нужно сделать следующие: These

vhdl quartus alu 2017-01-04

---

0зной

1ответ

VHDL с использованием при

У меня есть следующий код: DATA_LCD <= DATA_ROM when SW(1)='0' or char_code<97 or char_code>122 else std_logic_vector(char_code-32); -- no modification in this code DATA_ROM when SW(2

vhdl quartus 2017-01-04

---