У меня есть вложенный интерфейс, что-то вроде псевдо примераКак передать сигналы из вложенного интерфейса в системный verilog?
interface a();
logic a;
endinterface: a
interface B();
logic b;
a A();
alias b = A.a; // THIS throws an error
endinterface: b
Я хочу писать утверждения о interface a
из interface B
Но это не позволяет мне alias
сигнал. Каковы другие альтернативы?
Любые предложения?
Я бы просто использовал A.a для утверждений. Если вам не нравится этот синтаксис, вы можете назначить его b – noobuntu