Как управлять сигналом сброса для испытательных стендов VHDL?

Question

У меня очень простой тестовый стенд vhdl, который должен работать. Все мои компоненты имеют сигнал сброса, поэтому регистры установлены в 0, а другие компоненты правильно инициализированы ... но ... если я создаю общий сигнал для сброса всего компонента только в течение первого такта, как я могу сказать этот сигнал должен спуститься после первого такта и никогда не вставать снова ????

Я знаю, что это глупая проблема, но как бы вы это сделали ???????? Спасибо.

Answer 1

reset <= '1', '0' after 10 ns;