Как избежать красных линий ошибок (JK FlipFlop в качестве подсхемы) [Logisim]

Question

У меня есть JK FlipFlop в Logisim, чтобы использовать его в качестве подсхемы.

Проблема в том, что когда вы поместите эту подсхему, она начнется с красных выходных контактов. FlipFlop также зависит от информации о состоянии выходов, 1 или 0.

Вопрос в том, есть ли способ избежать этого неопределенного состояния каким-либо образом.

Я знаю, что я мог бы использовать SR-FlipFlop, входящий в Logisim, потому что он будет размещен без ошибок на выводах с самого начала, но я хотел бы построить каждую часть самостоятельно, если это возможно.

Answer 1

Я не знаю явного способа предотвращения красных линий. Однако вы можете «инициализировать» его, включив K на передний фронт часов - это очистит красные линии и начнет обычные операции.

Надеюсь, что это поможет, я вернусь, если найду лучший ответ.