flip-flop

0зной

1ответ

Будет ли комбинационная схема иметь меньшую частоту работы, чем последовательная схема?

Я разработал алгоритм алгоритма SHA3 двумя способами - комбинационным и последовательным. Последовательная конструкция, которая с синхронизацией синхронизируется с датой составления проекта как Минима

fpga xilinx sequential digital flip-flop 2016-05-02

---

0зной

3ответ

Различные триггеры - разные выходы для одного входа сброса

У меня есть 9 триггеров и один сброс ввода. Мне нужно установить выходы 8 триггеров на 0, когда сброс 0. И выход одного триггера на 1. Этот триггер уникален и никогда не менялся. Как это сделать? код

vhdl flip-flop 2016-06-28

---

-1зной

1ответ

Сброс триггера VHDL отличается от 0

- любая возможность сбросить вектор флип-флопа на разное значение, чем все 0? что-то вроде: PROCESS (clk) BEGIN IF RISING_EDGE(clk) THEN IF rst = '1' THEN ff <= INPUT_VALUE;

vhdl reset value flip-flop 2016-04-09

---

1зной

2ответ

Проблема с триггером и защелкой.

Может кто-нибудь объяснить мне, почему защелка будет выведена вместо триггера? always_ff @ (posedge clk, negedge rst) begin if (!rst) a <= '0; end Если не факт, что всегда блок чувствите

verilog hardware digital-logic flip-flop digital-design 2016-06-01

---