cpu-architecture

0зной

1ответ

Итерация вводимое пользователем количество раз без сравнения?

Можно ли написать программу, которая вводит пользовательский ввод во время выполнения, помеченную как n, а затем выполняет набор инструкций n-кода, определенный по исходному коду, одну итерацию сразу

programming-languages cpu-architecture 2016-12-06

---

7зной

1ответ

Учитываются ли инструкции PUSH/POP RISC или CISC?

Меня спросили в интервью, если PUSH и POP являются инструкциями RISC или CISC. Я сказал, что они RISC, но они сказали мне, что они на самом деле являются инструкциями CISC. Я предположил, что ARM (общ

assembly cpu-architecture instruction-set risc 2016-12-08

---

-2зной

2ответ

Вычислительное устройство, которое не является сохраненным программным устройством

Можете ли вы дать мне одно вычислительное устройство, которое не является хранимым программным устройством? Спасибо!

computer-science cpu-architecture 2016-12-09

---

0зной

1ответ

Цементирование связано с привязкой к кешу - могут ли выполняться инструкции без доступа к кеш-памяти? Может ли доступ к памяти быть таким же быстрым, как выполнение команды?

Я искал разницу между привязанными к ЦП и программами, привязанными к IO. Именно тогда я столкнулся с answers, объяснив, что существуют другие варианты, такие как привязка к памяти, привязка к кешу и

performance operating-system cpu cpu-architecture cpu-cache 2016-12-11

---

0зной

1ответ

Частота доступа к памяти в кэше записи (зарезервировать запись/Нет выделения записи)?

Я немного запутался для доступа к памяти в случае записи через кэш для обоих написать выделить и не пишут выделить. Предположим, у нас есть кеш с размером строки 4 слова. Сколько слов будет передавать

caching memory cpu-architecture memory-address write-through 2016-12-12

---

1зной

1ответ

Почему слово в памяти всегда содержит 2^n число байтов?

Я не понимаю, почему слово всегда содержит байты по мощности 2. Почему он не может содержать 5 байтов или 6 байтов?

memory cpu-architecture 2016-12-12

---

0зной

1ответ

Грязное значение бита после изменения данных в исходное состояние

Если значение в некоторой части кеша равно 4, и мы меняем его на 5, это устанавливает для грязных бит для этих данных значение 1. Но как насчет того, до 4, грязный бит останется 1 или изменится на 0?

cpu cpu-architecture cpu-cache 2016-12-12

---

0зной

1ответ

Необходимость J против JAL (и JR против JALR) в сборке MIPS

Я подписался, потому что я навсегда искал ответ на этот вопрос и не могу его найти. Хотелось бы узнать, необходимы ли инструкции MIPS в инструкции перехода без ссылки? Я могу себе представить, наприме

assembly mips cpu-architecture 2016-12-16

---