riscv

-1зной

1ответ

Как поместить файлы в riscv linux?

ri 1.We попытался установить ракетный чип с risc-v linux на Zedboard, и мы успешно вошли в riscv linux. Однако мы не могли поместить файлы, скомпилированные ассемблером (с использованием инструкции: r

linux riscv zynq 2016-10-05

---

0зной

1ответ

Сроки не встречаются для ядра ракеты (RISC V)

Ran-синтез и реализация для ROCKET CHIP (с использованием Vivado). RTL-файлы были сгенерированы с использованием конфигурации по умолчанию. Также включает FPU. Наблюдается множество нарушений времени.

riscv 2016-08-17

---

0зной

1ответ

Spike: ошибка при загрузке разделяемых библиотек: libriscv.so

Я попытался выполнить Spike таким образом, перейдя в папку исполняемый файл находится в: кд ~/riscv-инструменты/riscv-иша-сим/построить ./spike я получаю сообщение об ошибке: ./spike: ошибка при загру

riscv 2016-08-27

---

0зной

2ответ

Где находятся коды инструкций RISC-V?

Я скачал последнюю ... RISC-V Instruction Set Manual, Volume 1: User-Level ISA ... что интересно, но фактически никогда не дает значение для Opcodes/funct3 и другие форматы команд. Например, коды опер

riscv 2016-08-30

---

0зной

1ответ

Как использовать набор riscv-tests?

У меня есть (в конечном итоге) разработка, как построить набор riscv-тестов, но как его использовать? я, очевидно, запускать различные тесты, как это: spike dhrystone.riscv Но как я могу получить до

testing benchmarking riscv 2016-09-04

---

5зной

2ответ

RISC-V: Непосредственное Кодирование Варианта

В RISC-V Instruction Set Manual, User-Level ISA, я не мог понять, раздел 2.3 Немедленного Кодирование Варианты страницы 11. Существует четыре типа инструкции форматирует R, I, S и U, то есть варианты

cpu-architecture riscv 2016-09-10

---

1зной

1ответ

RISC-V: Реализация SLLI, ОБУВ и SRAI

В RISC-V набора инструкций по эксплуатации, вахтовых Immediate инструкции: SLLI (Сдвиг влево логический Immediate). SRLI (Сдвиг вправо логически немедленный). SRAI (Сдвиг правой арифметики немедленный

cpu-architecture riscv 2016-09-14

---

0зной

2ответ

Ядро Rocket core (riscv) не соответствует

Я пытаюсь синтезировать ядро ​​ракеты в компиляторе Design, используя библиотеку TSMC28HPM. Сроки не встречаются! Частота целенаправленные: 500MHz без FPU: достижимая частота. 400 МГц С FPU: Достижима

riscv 2016-09-20

---