4-разрядный регистр сдвига с флип-флопом

Question

Я хочу построить 4-битный сдвиговый регистр с использованием D FlipFlop, но я не понимаю эту диаграмму.

Этот код дается мне для регистра сдвига

ENTITY shift4 IS 
PORT (D : IN STD_LOGIC_VECTOR(3 DOWNTO 0) ; 
Enable : IN STD_LOGIC; 
Sin : IN STD_LOGIC; 
Clock : IN STD_LOGIC; 
Q : OUT STD_LOGIC_VECTOR(3 DOWNTO 0)) ; 
END shift4 ; 

И я написал этот код для флип-флоп

entity flipflop is 
port (D_in : in std_logic; 
CLK : in std_logic; 
CLR : in std_logic; 
Q_out : out std_logic 
); 
end flipflop; 


architecture behavior of flipflop is 
begin 
process(CLK) 
begin 
if CLR='0' then null; 
elsif RISING_EDGE(CLK) then 
Q_out <= D_in; 
end if; 
end process ; 
end behavior ; 

То, что я не получаю от этой диаграммы, как это я предполагается использовать D и как переносить флипфлоп карты с этими входами и выходами. Я попробовал этот

FF1: flipflop port map(Sin,Clock,Enable, Q(3)); 
FF2: flipflop port map(Sin,Clock,Enable, Q(2)); 
FF3: flipflop port map(Sin,Clock,Enable, Q(1)); 
FF4: flipflop port map(Sin,Clock,Enable, Q(0)); 

Но очевидно, что это не так, потому что я должен использовать D также, но я не могу найти способ использовать все переменные.

Answer 1

FF1: flipflop port map(Sin,Clock,Enable, Q(3)); 

Это хорошо, оно точно соответствует вашей диаграмме.

FF2: flipflop port map(Sin,Clock,Enable, Q(2)); 

Это нехорошо. Это подключает вход D от FF2 до Sin, а схема соединяет его с Q(3). Вы можете попробовать сделать что-то вроде:

FF2: flipflop port map(Q(3),Clock,Enable, Q(2)); 

Но если ваш инструмент совместим не использует VHDL-2008, он потерпит неудачу (безопаснее предположить, что это не делает). Это связано с тем, что в VHDL вы не можете читать результат своей сущности. Вместо этого вам необходимо определить внутренний сигнал, использовать его для всех назначений и назначить ему Q.

architecture structural of shift4 is 
    signal Q_i : std_logic_vector(3 downto 0); -- _i stands for internal 
begin 
    Q <= Q_i; -- Drive output port from the internal version 

    FF1: flipflop(Sin, Clock, Enable, Q_i(3));