В дизайне, над которым я сейчас работаю, мне нужен четырехдверный порт. Однако реализация его в поисковых таблицах использует огромное количество областей, и я не могу достичь необходимой производительности с помощью этой настройки. Поскольку у моей FPGA есть аппаратные блоки для одиночного и двухпортового плунжера, все равно я могу объединить их для создания четырехпортовой памяти?Четырехпортовый барабан с одного или двух портами?
Вы могли бы рассмотреть возможность двойной синхронизации блока оперативной памяти, хотя это будет иметь последствия для сроков и т.д.
Смотри, например, http://www.xilinx.com/support/documentation/application_notes/xapp228.pdf.
Если вам нужен только режим чтения с четырьмя считывателями, вам понадобятся только два двухпортовых блока ОЗУ, которые подключены к тем же параметрам записи и записи данных.
Я изучал двойную синхронизацию, однако мне хотелось посмотреть, есть ли другие методы, которые не привели к большому результату удара. Как ни странно, я уже планировал использовать другой трюк, который вы упомянули, поскольку мне действительно нужно выполнить 4 записи и 8 читать каждый такт. –
Почему люди голосуют, чтобы закрыть это? –
Я не голосовал, закрывая глаза, но люди голосуют за него как не по теме, возможно потому, что это довольно сложно, как вопрос программирования. Вероятно, вы получите гораздо лучшие ответы, например. http://electronics.stackexchange.com. –
@OliCharlesworth Да, я обсуждал, где это относится какое-то время. Кажется, что это немного серая область, когда вы начинаете говорить о HDL. В итоге я решил опубликовать его в stackoverflow, потому что у него появилось больше предыдущих вопросов, связанных с HDL, и имеет гораздо большую пользовательскую базу. –