Я новичок в HDL и просто хотел подтвердить, написаны ли эти строки кода в VHDL или Verilog?Это написано на VHDL или Verilog
DE0_SOPC DE0_SOPC_inst(
// 1) global signals:
.clk(CLOCK_50),
.pll_cpu(),
.pll_sdram(DRAM_CLK),
.reset_n(system_reset_n));
Немного короче, чтобы сделать реальную догадки, и я только что коснулся VHDL, но это не похоже на это. –
Я думаю, что это Verilog. См. [Ссылка на этот вопрос] (http://stackoverflow.com/questions/20066850/verilog-how-to-instantiate-a-module). – sharvil111
Имя файла, в котором оно содержится, может иметь ключ, Verilog имеет тенденцию заканчиваться символом '* .v' – Morgan