Если существует два компонента одного и того же имени, один в пакете и другой в архитектуре, какой из них имеет приоритет?

Question

У меня есть тестовый файл VHDL a.vhd.

кошка a.vhd

package pak is 
component b is    -- 1st definition of component b. 
end component 
end pak; 

use work.pak.all;   -- 1st definition visible through this package use clause 
entity a is 
    port (in1 : in std_logic); 
end a; 

architecture a of a is 

component b     -- 2nd definition of component b. 
    port (in11 : in std_logic); 
end component; 

begin 
    inst : b port map (in11=> in1); -- there are two definitions of component b at this instance. 
end a; 

entity b is 
port (in11 : in std_logic); 
end b; 

architecture b of b is 
begin 
end b; 

Таким образом, при работе с ModelSim на него, не было никакого предупреждения/ошибки перегруженной компонента. Всегда ли мы отдаем предпочтение компоненту, объявленному в архитектуре над компонентом того же самого имени, объявленного в пакете. Может ли кто-нибудь сказать мне, что говорит LRM об этом? Пожалуйста, объясните это.

Answer 1

В этом конкретном примере компонент, который вы создаете в «a» как «inst», определенно является компонентом «b», объявленным в архитектуре, поскольку work.pak.b имеет другое объявление порта.

Если вы создали экземпляр «b» без портов в A, вы должны увидеть work.pack.b.

Понимать, однако, что между EITHER и «entity b» нет неотъемлемой связи. Только когда проект будет разработан (например, в начале моделирования), инструменты будут искать «b», который фактически соответствует объявлениям компонентов. В этом случае он может найти «b», объявленный в «a», но не найдет объект, соответствующий «work.pak.b».

На этом этапе вы можете использовать конфигурации (либо отдельные конфигурации, либо инструкции конфигурации, встроенные в арку A) для привязки определенного объекта «work.b» к «b». Это не будет работать с «work.pak.b» из-за несогласованных объявлений порта.