Ошибка компилятора HDL 806 для Verilog HDL Test Fixture (Shift Register)

Question

Так что я делаю предварительное лабораторное задание для своего курса цифровых систем, в котором мы должны тестировать определенные компоненты и в конечном итоге создавать счетчик из них. Проблема, с которой я сталкиваюсь, заключается в том, что код, который дал нам профессор, не будет компилироваться. Этот специальный испытательный прибор (ISE Design Suite 14.7) описывает регистр сдвига.

module kg4014TB; 

// Inputs 
reg Clock; 
reg Ser_In; 
reg [7:0] P; 
reg ParLoadCTRL; 

// Outputs 
wire Q7; 
wire Q6; 
wire Q5; 

// Instantiate the Unit Under Test (UUT) 
kg4014 uut (
    .Clock(Clock), 
    .Ser_In(Ser_In), 
    .P(P), 
    .ParLoadCTRL(ParLoadCTRL), 
    .Q7(Q7), 
    .Q6(Q6), 
    .Q5(Q5) 
); 

initial begin 
    // Initialize Inputs 
    Clock = 0; 
    Ser_In = 0; 
    P = 8'b11011111 
    #100; 
    ParLoadCTRL = 1; 

    // Wait 100 ns for global reset to finish 
    #700; 
    ParLoadCTRL = 0; //shift mode 
    #15000; 
    // Add stimulus here  
    end 
    always begin 
    #500 Clock = ~Clock; 
    end 
    endmodule 

Вот сообщение об ошибке (ы):

ERROR:HDLCompiler:806 - "C:/Xilinx/14.7/.v" Line 54: Syntax error near "#". 

ERROR:HDLCompiler:598 - "C:/Xilinx/14.7/.v" Line 25: Module <kg4014TB> ignored due to previous errors. 

Хотя я не думаю, что это делает никакой разницы, я просто указать на то, что я удалил некоторые пути к файлу, и файл имя без видимых причин.

Answer 1

Эта линия отсутствует точка с запятой в конце:

P = 8'b11011111;