alu

-2зной

1ответ

Не может понять Mips, АЛУ, тактовый цикл Других решения

я рассматриваю тест, который я получил на среднесрочном раньше, но Предложенное решение не объясняет, на вопрос ниже ... Вот вопрос: Вопрос 11 Предположим, что множительное оборудование на вашем проце

-1зной

1ответ

VHDL 32-битный код ALU

Мне нужно создать 32-битный ALU с функцией alu и сумматором/Sub, shifter и компаратором. , когда функция alu равна 0001, она переходит в сумматор, , когда функция alu равна 0010, она переходит к sub,

-1зной

1ответ

Простая реализация ALU Verilog, нет выхода

Я новичок в verilog. Я использую Xilinx IDE. Мой модуль ALU выглядит следующим образом: module ALU(in1,in2,operation,clk,out ); input [15:0] in1; input [15:0] in2; input [3:0] operati

1зной

2ответ

'sra' не работает в VHDL

Я делаю компонент, который принимает входные 32 бит и управляющий вход 7 бит. Что этот компонент делает то, что он смотрит на последние 2 бита S и S = 00, это логический сдвиг влево на вх S = 01, он д

0зной

1ответ

Конвертирование с 8 бит до 16 бит ALU

В настоящее время я изучаю степень электротехники и разработал 4-битный ALU как часть задания. Меня спросили, как я могу легко преобразовать его в 8-битный ALU. Мой ответ в настоящее время заключается

0зной

1ответ

Выполняет ли каждая операция с плавающей точкой одно и то же время?

Я считаю, что целочисленное сложение или вычитание всегда занимают одно и то же время независимо от того, насколько велики операнды. Время, необходимое для стабилизации ALU-выхода, может варьироваться

2зной

1ответ

ALU с структурным VHDL ??

Я пытаюсь создать ALU с использованием структурного кода в VHDL. Код изначально был в Verilog, а затем я вручную изменил его на VHDL, поэтому у меня есть много отдельных файлов ... но в теории они дол