chisel

4зной

1ответ

Есть ли простой пример создания verilog из модуля Chisel3?

Я ищу простой способ преобразования простого модуля Chisel3 в Verilog. Я принимаю исходный код Gcd, указанный на официальной веб-странице долота. import chisel3._ class GCD extends Module {

scala sbt verilog chisel 2016-11-07

---

2зной

1ответ

Что означает «&» и «%» для операторов - &, -%, + &, +% в Chisel3?

Я пытаюсь изучить Chisel3 с примером GCD, приведенным в official web page. В этом примере используется оператор с именем -%, что это значит? Это не объяснено на Wiki . И Cheatsheet говорит, что «вычит

scala hdl chisel 2016-11-08

---

2зной

2ответ

Долото3. Функциональный модуль Mux4

Я изучаю долото после документации on Github До сих пор все работало безупречно. Но я застрял в главе 13, "Functional Module Creation" I не может получить код для работы. Я создал все мои классы .scal

scala module riscv mux chisel 2016-11-10

---

1зной

1ответ

Долото: Почему я получаю предупреждение, когда вывод Mux имеет тип SInt?

Код компилируется правильно, но я получаю предупреждение: [warn] PC_RVI.scala:22: Mux of Bits instantiated, emits SInt in class TOP_pack.PC_RVI часть кода дает предупреждение выглядит следующим обра

chisel 2016-09-27

---

1зной

1ответ

Что означает выражение ## в долото?

Я смотрел по всему Интернету, чтобы узнать, что означает выражение ## в долото, но не может найти его нигде. Например, в этом фрагменте кода: val ways = Module(new BRAM(log2Up(conf.lines), conf.ways *

scala vector functional-programming expression chisel 2016-09-28

---