spartan

1зной

1ответ

Verilog: 1-битный полный сумматор не будет работать на FPGA

Принимая детские шаги с Verilog и Xilinx ISE Webpack, мигающий это на Mimas V2 Spartan 6, не дает выхода при нажатии любых переключателей, может ли кто-нибудь увидеть, что мне не хватает ? module OneB

verilog fpga spartan 2017-01-26

---

0зной

1ответ

Внедрение ЦАП в спартанском наборе 3e с использованием verilog

Я написал два кода для реализации ЦАП в стартовом комплекте Spartan 3E, они, похоже, отлично работают в симуляции, но когда я прикрепляю их к микросхеме и нагрузке на борту, я всегда получаю нуль стои

verilog xilinx hdl spartan dac 2016-04-15

---

0зной

1ответ

Почему Xilinx ISE не выводит блок RAM?

Как следует из названия, у ISE возникают проблемы с выводом блока RAM из моего кода. wire we; reg hold = 0; reg start = 0; reg [12:0] addr = 0; reg [23:0] command = 0; reg [7:0] RAM [8191 : 0]

verilog fpga ram spartan 2016-11-02

---

0зной

1ответ

Как преобразовать двухзначный BCD в двоичный?

Я хочу сделать калькулятор на основе платы fpga (spartan 3). У меня есть следующий код: module bcd_converter( input [7:0] R, output reg [3:0] Hundreds, output reg [3:0] Tens, output reg [3:0] Ones

verilog fpga spartan 2016-04-25

---

2зной

2ответ

Как хранить данные и программу навсегда в FPGA?

От того, что я серфинг, как только мощность отключается в FPGA, вы должны запрограммировать ее снова. Но я пытаюсь реализовать систему безопасности на основе FPGA, используя verilog. В этом случае я х

verilog fpga hdl eeprom spartan 2016-03-19

---

0зной

1ответ

Код VHDL не работает на плате, но работает над имитацией

Я работаю над проектом с использованием vhdl для настройки платы fpga spartan 3E. то, что я должен сделать, это гениальная головоломка, в моем главном коде есть конечный автомат для управления логикой

vhdl fpga xilinx xilinx-ise spartan 2016-11-27

---