verification

1зной

1ответ

Как создать системную оболочку Verilog для vhdl DUT?

Это простой дизайн VHDL для триггера. Пожалуйста, покажите мне, как импортировать файл vhdl в systemverilog, поэтому я могу выполнить проверку с помощью UVM. Если есть лучший способ, то обертка, пожал

vhdl wrapper system-verilog verification uvm 2016-04-20

---

0зной

1ответ

Imacros: Выбор страны в создании учетной записи Gmail

Я пытаюсь автоматизировать создание учетной записи Gmail, но проблема заключается только в том, как я вводим код набора номера. Я пытаюсь изменить телефонный номер телефона по умолчанию, став автомати

gmail imacros phone-number verification account 2016-04-21

---

-1зной

1ответ

Я хочу разработать Android-приложение sdk для наших клиентов, чтобы убедиться, что только клиент, который подает заявку на APP_KEY, может использовать мой sdk?

Разработчики или клиенты, которые хотят использовать мой skd, должны перейти на мой сайт, чтобы подать заявку на APP_KEY. Чтобы подать заявку на APP_KEY, они должны предоставить имя пакета приложения,

android sdk verification 2016-04-25

---

0зной

1ответ

Python 3.3 Регулярные выражения?

Я изучаю Python для GCSE, но не могу заставить мой код работать так, как должен (он будет принимать 4 цифры + номера, даже если это не так), хотя я проверял, что кодирование в порядке через преподават

python regex python-3.x verification 2016-04-25

---

1зной

1ответ

Как написать свойство в утверждениях системы verilog?

Я хочу написать свойство в SVA, чтобы официально проверить поведение. Вот что я хочу: property prop1(sig1,sig2,sig3,sig4); @(posedge clk) $fell(sig1) ##[1:$] first_match($fell(sig2)) ##0 sig

system-verilog verification formal-verification system-verilog-assertions 2016-05-06

---