amba

-3зной

1ответ

Пользовательский IP-адрес по шине AXI

У меня есть плата Xilinx Zybo. Я выполнил инструкции here и создал собственный множитель по шине AXI. Множитель, показанный на веб-сайте, обрабатывает один вход и генерирует один вывод. Как я могу изм

fpga xilinx amba 2015-10-19

---

0зной

1ответ

Согласованное понимание взаимодействия программно-аппаратного обеспечения с DMA и шинами

Я собрал некоторый уровень знаний по нескольким компонентам (включая программное обеспечение и аппаратное обеспечение), которые участвуют в общих транзакциях DMA на платах на базе ARM, но я не понять,

arm embedded embedded-linux dma amba 2015-02-17

---

1зной

2ответ

Ведомый AXI4Lite IP

Есть ли какой-либо ведомый IP-адрес AXI4Lite (Verilog, VHDL), доступный под GNU GPL? Я хочу протестировать виртуальный мастер AXI4 в системе uP и, следовательно, это требование. Также будет работать в

vhdl verilog system-verilog amba 2015-02-19

---

0зной

2ответ

AXI bus to Wishbone Wrapper

Не могли бы рассказать мне о шине AXI и ее сигналах. Я также хотел бы узнать о шине AXI для шины busbest для ее реализации в VHDL. Я рассматриваю реализацию регистра в FPGA, а затем предоставляю соотв

vhdl xilinx-ise amba 2014-11-20

---

0зной

1ответ

AXI4- описание касательно транзакции, передача данных, всплеск и удары

Я немного смущен относительно взаимосвязи между вышеуказанной концепцией. Разрыв - это всего лишь один из видов транзакций AXI> Можно ли выполнить транзакцию с одним часом? Что такое бит? содержит ли

protocols system-verilog amba 2016-08-30

---

0зной

1ответ

Инструкции JTAG для доступа к регистрам ARM-Cortex-M4

У меня есть отладочный зонд, который позволяет выполнять операции JTAG (сканирование инструкций и данных). Имея это, я хотел бы знать, как мне добраться до регистров MCU, зная, что SOC, который я испо

debugging arm cortex-m jtag amba 2016-02-19

---