verilog

1зной

2ответ

Как применить переопределения командной строки к объектам SystemVerilog ovm_sequence?

Я хотел бы применить командную строку переопределение объекта ovm_sequence, как это: +ovm_set_config_int=*,max_timeout,100000 max_timeout поле объявляется внутри ovm_sequence_utils макросъемки. Есть л

verilog system-verilog 2012-03-12

---

1зной

1ответ

Как объединить несколько массивов в один массив в Verilog?

Вот мой код: module MIPS_Processor(); reg [7:0] mem [0:4095]; // 4K memory cells that are 8 bits wide reg [7:0] code[0:1023]; // 1K memory cells that are 8 bits wide reg [31:0] regist

arrays hardware mips verilog hdl 2012-03-16

---

1зной

1ответ

Расчеты с реальными числами, Verilog HDL

Я заметил, что Verilog округляет результаты моего реального числа до целочисленных результатов. Например, когда я смотрю на симулятор, он показывает результат 17/2 как 9. Что мне делать? Есть ли спосо

numbers verilog hdl real-datatype 2012-03-16

---

1зной

1ответ

Specman/E «UML like» взял инструмент для создания диаграммы классов. Вы знаете?

Я ищу инструмент, который может генерировать диаграмму классов (стиль UML) языка программирования specman/E. Я ищу в сети и не нашел. Есть ли у вас какие-либо идеи по этому вопросу? Благодаря

verilog specman 2012-03-19

---

2зной

7ответ

Имеет ли C оператор конкатенации?

This Verilog tutorial (смотрите таблицу в конце) предполагает, что { } является оператором конкатенации C. Я не помню, фигурные скобки, как являющийся оператор в С. Является ли { } конкатенация операт

c verilog 2012-03-27

---

4зной

2ответ

Как сломать всегда блок в Verilog?

Я пытаюсь смоделировать простой процессор MIPS, используя код поведения в Verilog. Я закончил писать код, но дойду до последнего шага, когда хочу разбить всегда блок после выполнения инструкций MIPS.

loops hardware mips verilog hdl 2012-03-27

---