yosys

-1зной

1ответ

Найти и заменить операцию в Verilog с помощью Yosys

Я пытаюсь проверить, соответствует ли Yosys моим требованиям или нет. Что я хочу сделать, так это найти операцию в коде Verilog (например, temp = 16 * val1 + 8 * val2) и заменить ее на другой op like

yosys 2016-04-11

---

0зной

1ответ

iceprog .. Не удается найти устройство iCE FTDI USB (проблема с разрешением Linux?)

Недавно я установил yosys на Ubuntu 15.1 (32-разрядная машина Arm-7), и я скомпилировал свой первый небольшой проект для платы решетки Ice40hx8k , Тем не менее, этап программирования терпит неудачу с:

linux yosys 2016-04-14

---

6зной

1ответ

Возможно ли создать форму волны моделирования из выхода yosys

Я нашел, что имитация с использованием iverilog является менее подходящим методом, я могу имитировать проекты, которые не будут синтезироваться и, наоборот, проектировать, которые будут не только синт

verilog simulation fpga yosys 2016-03-10

---

0зной

1ответ

ошибка при выполнении abc в yosys (win32)

При получении команды abc -liberty cmos_cells.lib я получаю следующую ошибку (логическое сопоставление). Я был в состоянии techmap, fsm map и memory map veriog code. dfflibmap выполняется без каких-ли

yosys 2016-01-26

---

2зной

1ответ

Проверка Netlist с использованием Yosys

Я хотел бы спросить, могу ли я проверить свой дизайн в yosys. Я повторно синтезировал свой список соединений, использовал yosys для выполнения выполнения (топологический порядок). Теперь я хочу провер

verilog yosys 2016-01-26

---

0зной

1ответ

визуализируя yosys выход не работает

Я использую (видимо, неправильно!) Команда yosys -f verilog -p "prep; show stretch count.dot" count.v для следующего простого примера module count(input clk,output [7:0] LEDS); reg [26:0] count;

fpga dot yosys 2016-03-26

---