flip-flop

0зной

1ответ

сигнал падает до неопределенного, пока все связанные сигналы определены

Я пишу процесс, который должен искать каждый входящий бит, следить за тем, чтобы получить или не получить полное количество полученных 1, и, когда придет время, нужно сравнить значение к эталонному зн

vhdl flip-flop ghdl gtkwave 2016-03-23

---

0зной

2ответ

Verilog 4-разрядный счетчик up-down, разработанный с использованием триггеров с отрицательным фронтом.

Я очень новичок в Verilog HDL, и мне нужно закодировать этот 4-битный счетчик вниз. С помощью некоторого чтения вверх-вниз счетчиков и т триггеров, я уже сделал следующий код: module up_down_4bitcount

verilog flip-flop icarus iverilog 2015-06-05

---

0зной

1ответ

T-флип-флоп в C - Как компактных

флип-флоп Fun Я пытался запрограммировать некоторые функции с геймпадом в С в течение некоторого времени. Когда кнопка удерживается на геймпаде, вызов vexRT[Btn4D] («4D» означает только четвертый набо

c flip-flop 2015-11-19

---

0зной

1ответ

Проектирование системного таймера (Porgrammable Logic Timer)

Системный таймер Компьютеры содержат таймер, содержащий программируемые каналы. Программируемые каналы означают таймеры различной продолжительности. Как создать такую ​​схему с четырьмя программируемы

digital-logic flip-flop circuit-diagram 2016-01-08

---

0зной

1ответ

4-разрядный регистр сдвига с флип-флопом

Я хочу построить 4-битный сдвиговый регистр с использованием D FlipFlop, но я не понимаю эту диаграмму. Этот код дается мне для регистра сдвига ENTITY shift4 IS PORT (D : IN STD_LOGIC_VECTOR(3 DOWNTO

vhdl flip-flop shift-register 2015-05-10

---

0зной

1ответ

Поведенческие в FlipFlop Structural

В этом коде, когда reset равен s становится и когда reset равен s становится затем затем и он начинает все сначала с как начальное значение, только если часы установлены вверх. library IEEE; use IEEE

process vhdl behavior flip-flop 2015-05-18

---