flip-flop

0зной

1ответ

Можно ли включить флип-флоп D?

Здесь находится триггер D с входом CLOCK ENABLE. click here, I am new, can't post images yet, sry Это заставляет меня задуматься. Почему бы не просто И заблокировать входы CLOCK и CLOCK ENABLE и вывес

sequential digital flip-flop 2014-11-23

---

3зной

2ответ

Почему выход JK flip flop red в симуляции?

Я отправляю код для JK Flip flop на языке VHDL. код правильный в соответствии с схемой триггера JK. но я получил выход как красную линию. может ли кто-нибудь сказать мне, в чем проблема только с флип-

vhdl flip-flop 2015-03-03

---

0зной

1ответ

Начальное значение флип-флопа на logisim

Я реализую flipflops в logisim. Как правило, их выход возвращается в схему как их собственные входы. Это работает только в том случае, если я вручную вставляю начальное значение в flipflop, а затем сн

flip-flop 2015-03-04

---

0зной

1ответ

T Flip Flop with clear (VHDL)

У меня проблемы с кодированием T Flip Flop с ясным и сбросом. Как показано на рисунке ниже, t_in работает как вход разрешения, который будет установлен в 1 или 0 из счетчика mod-m. to_ldspkr затем пер

process vhdl fpga flip-flop 2014-10-11

---

2зной

2ответ

Testbench для T Flip Flop с использованием D Flip Flop в VHDL

У меня есть коды VHDL, которые имеют D Flip Flop, и T Flip Flop, который использует его структурно: он состоит из DFF с D-входом, который имеет T Xored с Q, a Часы. Но моя симуляция дает мне сигнал, к

vhdl flip-flop object-test-bench 2014-12-07

---

1зной

1ответ

Как избежать красных линий ошибок (JK FlipFlop в качестве подсхемы) [Logisim]

У меня есть JK FlipFlop в Logisim, чтобы использовать его в качестве подсхемы. Проблема в том, что когда вы поместите эту подсхему, она начнется с красных выходных контактов. FlipFlop также зависит от

flip-flop 2014-12-17

---

0зной

1ответ

Quartus D Flip Flop с асинхронным сбросом

Мне нужна DFF с асинхронным сбросом на моей диаграмме. Есть ли у него кварту? Если нет, как я могу его реализовать?

flip-flop quartus 2014-12-17

---