modelsim

3зной

1ответ

Weak 'H', Pullup on inout двунаправленный сигнал в моделировании

Есть ли способ сказать симулятору (я использую Modelsim), чтобы вытащить сигнал в слабый «H», когда он не управляется двунаправленным интерфейсом? Например, если у меня есть сигнал I2C I2C_SDA, которы

vhdl modelsim 2013-10-01

---

0зной

2ответ

VHDL, если-то-иначе-если заявление

я редактировал эту нить, чтобы обновить весь мой новый проект и сделать его более удобным для чтения: --Propagate & generate team-- LIBRARY ieee; USE ieee.std_logic_1164.all; USE ieee.numeric_std.a

debugging if-statement process vhdl modelsim 2013-10-05

---

3зной

2ответ

Ошибка времени выполнения Verilog и ModelSim

У меня возникли проблемы с запуском проекта Verilog с ModelSim Student Edition 10.2c. Все компилируется без ошибок, однако я получаю следующее сообщение об ошибке во время выполнения: # vsim -gui work

verilog instantiation modelsim 2013-11-24

---

0зной

1ответ

вопрос, связанный с загрузкой моделей имитация

У меня возникла проблема с Modelim. Я не могу загрузить тестовый тест в симуляции. Ниже приведен мой испытательный стенд и код TestBench library IEEE; use IEEE.numeric_std.all; use IEEE.std_

vhdl modelsim 2013-11-27

---

0зной

2ответ

Modelsim reset all windows

Это кажется довольно глупым вопросом: но я не могу найти (более часа) кнопку «перезагрузить» все стандартные окна. Я случайно закрыл довольно много их во время сбоя , (Особенно «командное окно» и сигн

modelsim 2013-12-03

---

0зной

2ответ

Сигнал не изменяется в iSim

Я пытаюсь построить простой генератор импульсов для CPLD в VHDL. У меня есть серия простых , если операторов, которые должны выполнять определенные задачи в зависимости от состояния входа шины, подклю

vhdl modelsim 2013-10-14

---

7зной

2ответ

Подождите, пока <signal> = 1 никогда не будет истинным в моделировании VHDL

Ниже приведен код, который я запускаю. Мой вопрос, почему не 3-й wait until триггер в modelsim? Консольный выход - это просто GOT HERE. Он никогда не попадает на линию GOT HERE 2. Я бы подумал, что с

vhdl fpga modelsim 2013-12-09

---