modelsim

    2зной

    1ответ

    У меня есть 32-битный баррель с использованием архитектуры поведения. Теперь мне нужно преобразовать его в n-разрядный сдвиг. Проблема, с которой я сталкиваюсь, заключается в том, что существует некот

    2зной

    1ответ

    Недавно я загрузил Modelsim 10.1 из altera.com, и я получаю это сообщение «Ошибка в TCL-скрипте». Я не могу запустить новый проект verilog. Здесь ошибка Trace back: can't read "Project(SaveCompileRe

    -1зной

    1ответ

    Так я получаю ошибку ** Ошибка: C: /Modeltech_pe_edu_10.3c/examples/HW6/alu.v (53): Регистр является незаконным в левой части непрерывного присвоение для оператора присваивания [присваивать результат

    0зной

    1ответ

    На ModelSim Я не могу запустить симуляцию для любого из моих проектов. Я установил ModelSim на 2 разных машинах, и оба дают мне такое же сообщение об ошибке: Для простого проекта детектора края, вот ч

    0зной

    2ответ

    У меня проблема при моделировании моей системы с помощью скамьи verilog. У меня есть сигнал (clk_out), из которого я хочу измерять и автоматически проверять период и как высокое, так и низкое время. С

    0зной

    2ответ

    У меня этот код VHDL, он должен работать как синусоидальный генератор с помощью таблицы поиска. Я продолжаю получать ошибку «Отсутствует EOF при работе» или просто «синтаксическая ошибка» в modelsim.

    4зной

    1ответ

    Я пытаюсь ускорить отладку. В большой трассе я ищу конкретные значения сигнала. Im использует QuestaSim 10.0b под linux. я уже выяснил, что может быть сделано в ModelSim/QuestaSim с помощью следующей