system-verilog

1зной

2ответ

Избегайте кода поддержки для последовательности SVA для обработки конвейерной транзакции

Предположим, у нас есть протокол, в котором говорится следующее. После того, как мастер устанавливает req к fill, ведомый сигнал 4 передачи с помощью rsp: Последовательность СВА для всей этой операции

system-verilog system-verilog-assertions 2016-08-29

---

0зной

1ответ

Verilog, generate/loop с параметризованным объявлением массива

Я пытаюсь найти максимальное значение внутри параметризованного массива, я смотрел на это post и наткнулся на forloop-generate. Единственное изменение, которое я хочу сделать, это изменить этот подход

arrays verilog system-verilog hdl 2016-08-29

---

0зной

1ответ

AXI4- описание касательно транзакции, передача данных, всплеск и удары

Я немного смущен относительно взаимосвязи между вышеуказанной концепцией. Разрыв - это всего лишь один из видов транзакций AXI> Можно ли выполнить транзакцию с одним часом? Что такое бит? содержит ли

protocols system-verilog amba 2016-08-30

---

0зной

1ответ

Начальное значение localparam перечисления с помощью метода .first перечисленное

Раздел 6.19.5.7 из IEEE 1800-2012 показывает следующий пример для задания начального значения переменной перечислимом: typedef enum { red, green, blue, yellow } Colors; Colors c = c.first; Любая пр

parameters enums system-verilog 2016-08-30

---

1зной

2ответ

Что смысл повторить с реляционными операторами

Я знаю, что есть смысл повторить (число), но то, что является meanning в следующем случае: repeat(m_wr_queue.size()==0) @(posedge m_vif.AXI_ACLK);?

verilog system-verilog 2016-08-31

---