test-bench

0зной

2ответ

Процедура обработки пакетов для стимула testbench

У меня есть различные конструкции, которые используют ПЛИС на параллельной шине с микроконтроллером. Для каждой конструкции у меня есть testbench, я имитирую несколько операций чтения/записи на шине,

package vhdl procedure reusability test-bench 2016-10-18

---

1зной

1ответ

Управление сигналами в модуле testbench в SystemC

Я пытаюсь смоделировать в SystemC модуль с CABA (Cycle Accurate/Bit Accurate), которая добавляет два числа. Она имеет следующие сигналы: Модуль addition_CABA a: Входной номер для добавления. b: Введит

c++ segmentation-fault systemc test-bench 2016-06-10

---

-1зной

2ответ

В Verilog я пытаюсь использовать $ readmemb для чтения файла .txt, но он загружает только xxxxx (не любит)

Мне нужно загрузить память с некоторыми данными изначально в двоичном формате. Я читал, что для этого можно использовать $ readmemb, и есть даже способ сделать синтезируемый. Итак, я создал еще один м

memory verilog quartus test-bench 2016-05-10

---

0зной

2ответ

VHDL запись в файл ничего не делает

Я написал часть обработки изображения VHDL-кода. Для тестирования я создал файл значений пикселей с Matlab и относительно простой testbench (он просто заполняет значения из файла на вход). Я хотел зап

vhdl vivado test-bench 2016-05-13

---