vivado

0зной

1ответ

Как установить порт на землю с помощью инструмента планирования ввода-вывода Vivado

Итак, я разработал 2-битный Full Adder, состоящий из Full Adders и Half Adders. Я только начал использовать инструмент Vivado для планирования ввода-вывода, чтобы порт мог назначать назначения, но я с

vhdl xilinx vivado 2015-08-31

---

0зной

1ответ

Сопоставление часов в файле ограничений VHDL

Итак, у меня есть программа VHDL, которая полагается на часы для процессов, однако я не знаю, как разместить часы в файле ограничений. В моем исходном файле дизайна, я объявляю часы, как clk : IN std_

vhdl vivado 2015-08-04

---

0зной

1ответ

Ошибка [Common 17-165] при создании ядра IP

Я пытаюсь создать ядро ​​IP в Vivado 2015.2 и следовать this guide. При попытке изменить IP-адрес на экране «Создать и пакетный IP-адрес» я получаю следующую ошибку. ipx::edit_ip_in_project -upgrade t

xilinx vivado 2015-08-05

---

0зной

1ответ

добавление последовательного порта vivado/ISE microzed board-Xilinx

Я бегу xillinux на своей микросотовой доске. Мне нужно определить новый последовательный порт на плате с помощью vivado. Я смог добавить это в ядро ​​IP, и устройство уже готово. Но как сделать этот п

fpga device-tree xilinx-ise vivado zynq 2015-09-24

---

0зной

1ответ

Как использовать больше GPIO в дизайне Zybo с помощью Vivado?

Я новый пользователь Xilinx Vivado и Zybo. Я следил за учебником по ссылке ниже: http://www.dbrss.org/zybo/tutorial1.html и все работает хорошо. Затем я добавил канал для GPIO и подключил его к коммут

vivado 2015-08-12

---

2зной

3ответ

Запись данных на SD-карту zedboard

Я хочу записать данные на SD-карту zedboard. Я могу записать данные в DRAM. Теперь я хочу прочитать данные DRAM и написать Sdcard. Я следил за этим (http://elm-chan.org/fsw/ff/00index_e.html), но это

fpga xilinx vivado zynq 2015-08-21

---