xilinx

1зной

1ответ

Использование режима Zynq в режиме AMP (асимметричная множественная обработка)

Есть заметки приложения XAPP 1078 и XAPP 1079 и т. Д., Которые используют Zynq в режиме AMP. В этом примечании к применению мы используем repositry sdk_repo для настройки FSBL в автономном шаблоне. Я

xilinx vivado zynq 2015-11-17

---

0зной

1ответ

Обработка прерываний FPGA в C

У меня есть курсовая работа по разработке конечной машины на микропроцессоре Microblaze в C. Проблема заключается в том, что мне нужно изменить определенное изображение. Скажем, я нажимаю BTNL на FPGA

c fpga xilinx interrupt-handling microblaze 2015-11-22

---

1зной

2ответ

Передача часов между объектами

Мое сомнение заключается в том, как передавать часы между двумя объектами, которые находятся на одном уровне иерархии в VHDL. У меня есть сущность «обертка», в которой создаются экземпляры двух компон

vhdl clock xilinx modelsim 2015-11-24

---

0зной

1ответ

Попытка понять ошибки моделирования с Xilinx

Я получаю несколько эрров, которые я не могу иметь смысла, и надеялся, что смогу помочь. ERROR: [VRFC 10-469] cannot update 'in' object shift_reg [C:/Users/Darren/Desktop/project_6_1_3/project_6_1_3.s

vhdl xilinx 2015-11-25

---

0зной

1ответ

Могу ли я применить логику 5V к выводам JTAG xc95288xl?

Я разработал плату CPLD XC95288xl. Я использовал два буфера 74125 для подключения параллельного порта к выводам jtag на cpld. Оба буфера cpld и 74125 используют 3,3 В для питания. Но я хотел знать, мо

fpga xilinx electronics circuit digital-logic 2015-11-26

---

1зной

1ответ

Xilinx ISIM: подсчитайте количество переходов

Есть ли способ, с помощью которого ISIM подсчитывает количество переходов с высоким и низким и наоборот за определенный период времени во время моделирования?

simulation fpga xilinx xilinx-ise 2015-12-01

---

0зной

3ответ

Синхронный с асинхронным сбросом в FPGA-системе

Я новичок в создании FPGA-системы для управления шиной I2C (хотя я полагаю, что эта проблема относится к любой системе FPGA) с использованием различных модулей и которые все используют синхронный сбро

asynchronous vhdl reset clock xilinx 2015-12-03

---