questasim

6зной

2ответ

Зачем нужно, чтобы симуляция HDL (из исходного кода) имела доступ к API-интерфейсу тренажера?

Это вопрос вдохновлены этим вопросом и ответом пары: call questa sim commands from SystemVerilog test bench Вопросы спрашивает, как Verilog код может контролировать выполняющийся симулятор (QuestaSim)

vhdl verilog simulation questasim 2016-06-20

---

0зной

1ответ

Как скомпилировать библиотеки моделирования Xilinx Vivado для, например, QuestaSim?

Я хочу скомпилировать примитивы моделирования Xilinx Vivado для QuestaSim (ModelSim). В документации перечислены команды TCL, но я хотел бы использовать общую команду оболочки, как старый для ISE: <IS

bash xilinx modelsim vivado questasim 2016-03-23

---

0зной

1ответ

Как получить источник выборочного бина в Coverage в QuestaSIM

Я использую QuestaSIM и имею объединенный отчет о охвате регрессии. Из моего отчета о объединенном покрытии, как я могу отследить дискретизированный бит обратно к его моделированию (тестовое имя & нач

system-verilog function-coverage questasim 2015-06-03

---

0зной

2ответ

Динамические контрольные точки в покрытии Systemverilog

class conf; typedef struct packed { int ns_size; int limit; } ns; int num_ns_supported; ns num_ns[]; function new(input int s=5); num_ns_supported = s;

system-verilog function-coverage questasim 2015-06-04

---

0зной

1ответ

Systemverilog: Ошибка моделирования при передаче структур как вход модуля \ выходы

Я пытаюсь передать одну структуру в качестве входных данных и получить вывод в другой структуре. Однако во время моделирования возникают некоторые проблемы. В следующем примере кода компилируется штра

struct system-verilog questasim system-verilog-dpi 2015-06-05

---