uvm

1зной

2ответ

UVM_INFO возвращает значение HEX

Я использую приведенную ниже команду для печати содержимого класса транзакций в Questasim. `uvm_info("VALUES", tx.sprint(), UVM_LOW); Содержание моей сделки а, б, анс .all из них бит. Но проблема в

system-verilog modelsim uvm 2014-10-07

---

0зной

3ответ

Как проверить частоту с помощью UVM/Systemverilog

Это более объективный вопрос. Что лучше всего проверить тактовую частоту? (В основном при работе с моделированием RTL, Gate моделирование уровня следует отключить эти проверки) Раньше я делал это с ут

system-verilog uvm 2014-10-20

---

3зной

2ответ

Виртуальный секвенсер UVM: выберите правильный дочерний секвенсер

У меня вопрос о виртуальном секвенсере в UVM. Давайте подумаем, что у меня N равных интерфейсов, управляемых N равными драйверами, каждый из которых связан с собственным секвенсором. То, что я хочу сд

system-verilog uvm 2014-11-12

---

0зной

2ответ

UVM: Разделительные последовательности на различные подсеквенсоры

На тестируемом я имею два канала, каждый из которых состоит из интерфейса данных и интерфейса боковой полосы. Транзакции, которые отправляются по этим каналам, должны быть в порядке, но один канал мож

system-verilog uvm 2014-09-25

---

0зной

1ответ

uvm set_inst_override для последовательности

Я пытаюсь переопределить последовательность по экземпляру. Пример кода будет описывать его лучше всего: class my_vir_seq extends base_vir_seq; my_seq_c seq1, seq2; `uvm_object_utils_begin(m

system-verilog uvm 2014-09-29

---

1зной

1ответ

Установка UVM 1.2 в Questasim 10.2 windows

Я загрузил UVM 1.2 с сайта Accellera. Я использую Questasim 10.2, а моя версия UVM - 1.1d. Теперь я скопировал папку UVM 1.2 в C:\questasim_10.2c. Тогда я изменил линию mtiUvm = $MODEL_TECH/../uvm-1.1

uvm questasim 2014-10-09

---

4зной

4ответ

Общие переменные UVM

У меня есть сомнения относительно UVM. Предположим, у меня есть DUT с двумя интерфейсами, каждый со своим агентом, генерирующий транзакции с одинаковыми часами. Эти транзакции обрабатываются с помощью

system-verilog uvm 2014-10-19

---