xilinx-ise

1зной

1ответ

Xilinx ISIM: подсчитайте количество переходов

Есть ли способ, с помощью которого ISIM подсчитывает количество переходов с высоким и низким и наоборот за определенный период времени во время моделирования?

simulation fpga xilinx xilinx-ise 2015-12-01

---

0зной

1ответ

Как выполнять задачу одновременно с другими операторами в всегда блоке?

Я пишу код для 8 * 4 RAM в Verilog. Для каждой бинарной ячейки памяти я использую триггер с SR. Первоначально каждой ячейке присваивается 1'bx. Логика кажется правильной, но выход нет. Вероятно, это п

verilog xilinx-ise 2015-12-03

---

0зной

2ответ

Закрытые часы в делителе часов для квадратной волны

Недавно я проектировал разделитель часов для своей системы - который я переработал и теперь имеет асинхронный сброс, который генерирует синхронный сброс для остальной части системы. Чтобы сделать это,

time vhdl clock fpga xilinx-ise 2015-12-04

---

2зной

1ответ

Несоответствие ширины: переменная в векторном диапазоне для назначения сигнала. почему и как исправить?

ISE 14.7 при синтезе возвращает следующую предупреждение на следующей строке, которая в конечном итоге приводит к ошибке: «Несоответствие ширины. < temp> имеет ширину 8 бит, но назначенное выражение и

vhdl xilinx-ise 2015-12-10

---

0зной

1ответ

Почему Xilinx ISE принимает это утверждение в конечной машине?

Так что я сейчас делаю небольшой проект с участием дисплея hd44780. Но так как я хочу написать свою собственную последовательность init, я решил использовать конечный автомат. Я совершенно новый для F

verilog fpga xilinx-ise 2015-12-22

---