verilog

2зной

4ответ

Verilog инструменты для литья?

Какие хорошие инструменты для вертилографов? Я бы предпочел тот, который может быть настроен так, чтобы обрабатывать или игнорировать определенные специфические для конкретного поставщика примитивы, т

verilog lint typechecking hdl 2011-01-30

---

3зной

4ответ

Синтаксис массива Verilog

Я новичок в Verilog, и у меня много проблем с ним. Например, я хочу иметь массив с восемью ячейками, каждый из которых имеет ширину 8 бит. Ниже не работает: reg [7:0] transitionTable [0:7]; assign tr

verilog 2011-01-31

---

7зной

1ответ

Были ли исправлены ошибки в «HDL Chip Design» Дугласа Смита?

Моей копия «HDL Chip Design» Дуглас Смит является девятой печатью, июля 2001 В книге систематически делает ошибку использования блокирующих заданий для синхронной связи, что приводит к недетерминирова

verilog 2011-02-06

---

2зной

1ответ

В поисках грамматики декларации слов verilog 2001

Я могу найти несколько полных грамматик v2k с google - но либо я теряю рассудок, либо все они сломаны одинаково в отношении заявлений портов. Пример ввода: module foo ( input x, output [2:0]

parsing syntax verilog 2011-02-06

---

3зной

2ответ

ЦАП Delta-sigma от Verilog до VHDL

В приведенном ниже коде реализована DAC Delta-sigma в Verilog из примечания к приложению Xilinx, и я хочу написать эквивалентный код VHDL. Я ничего не знаю о Verilog, и я начинаю работать в VHDL, поэт

audio vhdl verilog dac 2010-12-31

---