verilog

6зной

1ответ

Передача 256-битный провода к функции C через Verilog VPI

У меня есть 256-битное значение в Verilog: reg [255:0] val; Я хочу, чтобы определить систему задачи $ Foo, который вызывает к внешним С помощью ИВТ, так что я могу назвать $ Foo вроде этого: $foo(va

c verilog 2010-02-17

---

4зной

6ответ

verilog modelsim fpga

Извините за вопрос Newbish. Я пытаюсь узнать о программировании ПЛИС. Перед тем, как потратить $ 1K на плате FPGA: , если я просто хочу, чтобы узнать Verilog, я могу запустить его полностью в Modelsim

verilog fpga modelsim 2010-02-17

---

2зной

3ответ

Использование ключевого слова параметра Verilog

Я использую ключевое слово параметра для определения состояния, т.е. RESET = 5'b00000. Если я хочу использовать $ display для распечатки имени состояния вместо двоичного представления или отображения

parameters verilog 2010-02-20

---

3зной

1ответ

Можете ли вы иметь идентификатор модуля, который будет таким же, как тип модуля в Verilog?

Например module top debouncer debouncer(...); endmodule module debouncer ... endmodule Могу ли я создать экземпляр debouncer как «debouncer» в верхнем модуле, или это незаконно?

verilog 2010-02-23

---

3зной

2ответ

Синтаксис для использования массива проводов в качестве входных

У меня есть следующий модуль: module add_8bit (output wire co, output wire [7:0] r, input wire ci, input wire [7:0] x, input wire [7:0] y); Я пытаюсь использовать ег

arrays verilog 2010-02-26

---

5зной

1ответ

Загрузите половину слова и загрузите байт за один цикл datapath

Возникла проблема, связанная с реализацией байта нагрузки в однофазном datapath без необходимости менять память данных, и решение было чем-то ниже. alt text http://img214.imageshack.us/img214/7107/998

mips verilog cpu-architecture vhdl 2010-03-03

---