hdl

-7зной

2ответ

Это написано на VHDL или Verilog

Я новичок в HDL и просто хотел подтвердить, написаны ли эти строки кода в VHDL или Verilog? DE0_SOPC DE0_SOPC_inst( // 1) global signals: .clk(CLOCK_50), .pll_cpu(),

vhdl verilog hdl 2016-02-24

---

0зной

1ответ

Verilog - Когда было бы полезно вручную установить выход на высокий импеданс?

Я думал, что одно использование будет означать, что вывод этого вывода не должен рассматриваться (пока). Именно поэтому «высокий импеданс» обычно используется на выходных выводах?

verilog hdl 2016-02-25

---

0зной

3ответ

Модули в Verilog: выходной регистр vs назначить регистр на проводный выход

Скажем, module_a имеет в нем register_a, который необходимо связать с module_b. Если register_a быть объявлены отдельно и назначен к выходу module_a: reg register_a; assign output_a = register_a; и

verilog hdl 2016-02-26

---

1зной

2ответ

vhdl программа не меняет целые числа

Код VHDL ниже - простая программа обмена. Но он не заменяет входы a и b. Я дал значения транскрипта в комментариях. library ieee; use ieee.std_logic_1164.all; entity vhdl_swap is port(a,b: ino

vhdl hdl ghdl 2016-02-26

---

0зной

1ответ

Величина регистрации дисплея Verilog на основе длины фракции

Скажем, у вас есть подписанное 32-битное число с длиной фракции 16 бит. То есть первые 16 MSB представляют собой целую часть, а остальные (16 младших разрядов) являются частью дроби. Есть ли способ в

verilog xilinx hdl fixed-point 2016-03-02

---

3зной

2ответ

Verilog: индекс переменной не поддерживается в сигнале

Я получаю сообщение об ошибке «Индекс не поддерживается в сигнале». Из того, что я вижу, ошибка находится в левой части неблокирующего назначения. Почему код ниже дает ошибку и есть ли способ обойти е

verilog hardware xilinx hdl 2016-03-08

---

0зной

1ответ

Verilog: Атрибутивный способ индексирования сигнала на LHS

Я использую Xilinx, который использует XST для синтеза моего дизайна. У меня возникли проблемы, когда я пишу что-то вроде someReg[offest*index+:constant] <= someOtherReg;. Указанная ошибка: «Индекс пе

indexing verilog xilinx hdl xilinx-ise 2016-03-09

---